RISC-V à la périphérie et IoT : pourquoi l'architecture ouverte est importante

Il existe une hypothèse confortable sur le marché du matériel : les architectures de processeurs qui dominent aujourd'hui sont neutres, stables et interchangeables. Vous choisissez ARM ou x86, payez la licence et le problème est résolu. Ce que cache cette hypothèse, c’est que chaque puce sous licence sous ces architectures comporte une chaîne de dépendance qui passe par Londres ou Santa Clara – une dépendance qui est devenue une variable de risque pour les gouvernements et les entreprises qui ne s’en sont rendu compte que trop tard. RISC-V est arrivé comme une réponse à ce problème, avec une cohérence qui est déjà devenue une production à grande échelle.

Qu'est-ce qui différencie RISC-V à la racine

RISC-V est une architecture de jeu d'instructions ISA, la spécification de la façon dont un processeur comprend et exécute les instructions. Ce n'est pas une puce, ce n'est pas une entreprise, ce n'est pas un produit. C'est un langage que n'importe quel fabricant peut utiliser pour fabriquer du silicium sans demander la permission et sans payer de redevances.

L'architecture est née à l'Université de Berkeley en 2010 et est aujourd'hui régie par RISC-V International, une fondation à but non lucratif comptant des membres sur tous les continents. Le point stratégiquement pertinent : aucun gouvernement ne contrôle cette spécification. Ce n’est ni américain, ni britannique, ni n’appartient à SoftBank ou Intel. Cette neutralité de propriété est le principal atout.

ARM Holdings est une société britannique d'origine japonaise qui concède son architecture sous licence à quiconque paie. Lorsque les États-Unis ont imposé des restrictions à Huawei, ARM a dû suspendre ses livraisons. Le x86, contrôlé par Intel et AMD, est également soumis aux politiques commerciales américaines. Une entreprise ou un pays qui construit son infrastructure de puces entièrement sur des architectures sous licence tierces comporte un risque rarement inclus dans les analyses des fournisseurs.

Pourquoi la périphérie et l'IoT sont le terreau naturel de RISC-V

Ce n'est pas un hasard si RISC-V a progressé d'abord à la périphérie et dans l'IoT, et non dans les serveurs. Le profil de ce marché privilégie une architecture ouverte en trois dimensions à la fois.

Le premier est la sensibilité au volume et aux coûts. Un microcontrôleur pour l’IoT industriel peut coûter moins d’un dollar. Les redevances architecturales qui ne seraient pas pertinentes dans un serveur de centre de données représentent une fraction importante du coût d'une puce embarquée fabriquée en milliards d'unités. L'ESP32-C3 d'Espressif, avec Wi-Fi et Bluetooth intégrés, exécute RISC-V et est présent dans des millions d'appareils grand public et industriels – non pas à titre expérimental, mais en tant que produit en production.

La seconde est la personnalisation. Les puces Edge nécessitent souvent des extensions spécifiques : accélération pour un protocole de capteur, pour une compression audio locale, pour un algorithme d'anomalie fonctionnant sur batterie. La nature ouverte de RISC-V ISA vous permet d'ajouter ces extensions sans négocier avec un concédant de licence. Vous concevez, vous fabriquez et le silicium exécute.

La troisième est que ces puces sont de nature plus simple : processeurs 32 bits, fréquences modestes, consommation en milliampères. L'immaturité de l'écosystème logiciel RISC-V, réelle dans les charges utiles complexes, importe beaucoup moins lorsque le micrologiciel fait des dizaines de kilo-octets et que la charge utile est déterministe. SiFive fournit des couleurs RISC-V à plusieurs clients de production. Western Digital utilise RISC-V dans ses contrôleurs SSD. Ce ne sont pas des prototypes de laboratoire.

L'angle géopolitique auquel personne ne s'attendait

L’adoption de RISC-V en Chine mérite une attention particulière car elle illustre la dynamique stratégique plus clairement que n’importe quel argument technique.

Lorsque les restrictions américaines ont limité l'accès de la Chine aux puces avancées et aux architectures qui les prennent en charge, l'industrie chinoise s'est tournée vers RISC-V avec une urgence qui n'aurait pas été observée dans des conditions normales. Les programmes nationaux de puces ont commencé à adopter une architecture ouverte comme moyen de fonctionner en dehors de la portée des contrôles américains à l’exportation. Ce n'est pas une préférence technique ; c’est une réponse à une réelle restriction d’accès.

L’Europe et l’Inde ont suivi pour différentes raisons nuancées. L’Union européenne a intégré l’indépendance de l’ISA dans le débat plus large sur la souveraineté technologique. L’Inde considère RISC-V comme un moyen de renforcer les capacités locales sans créer une nouvelle dépendance à l’égard de la fondation. Une architecture qu’aucun pays ne contrôle est devenue l’alternative de souveraineté préférée pour des pays aux intérêts opposés – et lorsque la Chine, l’Europe et l’Inde convergent sur le même pari technique, le signal mérite qu’on y prête attention.

Ce qui manque pour que RISC-V se développe au-delà de la périphérie

La maturité des écosystèmes reste la principale contrainte pour les charges utiles plus lourdes. La prise en charge dans les compilateurs GCC et LLVM existe et évolue, mais il existe des lacunes dans les bibliothèques spécialisées — pour l'apprentissage automatique à la pointe, des frameworks comme TensorFlow Lite et ONNX Runtime prennent en charge RISC-V en cours de développement, mais l'expérience n'est pas encore aussi établie que sur ARM. Le nombre de couleurs prêtes à l'emploi pour des systèmes d'application complets est également réduit.

Ce qui n’a pas de sens, c’est de confondre les limitations actuelles avec les limitations structurelles. L'écosystème Linux a mis une décennie à mûrir. ARM a mis des années pour passer du téléphone portable au serveur. RISC-V suit une trajectoire reconnaissable, et la question pertinente pour ceux qui décident n'est pas de savoir si l'écosystème va mûrir, mais dans combien de temps cela se produira dans le segment qui compte pour l'entreprise.

Ce que cette courbe signifie pour les décideurs en matière de matériel et de chaîne d'approvisionnement

La question opérationnelle n’est pas de savoir si RISC-V battra ARM sur les serveurs. La question est de savoir dans quelle mesure la dépendance à l’égard d’une architecture fermée représente un risque concret pour l’opération – et s’il existe une alternative viable à ce stade spécifique de la chaîne.

Pour ceux qui développent du matériel embarqué en volume, l’analyse du coût des redevances sur la durée de vie utile du produit justifie d’évaluer sérieusement l’architecture ouverte. Le calcul change lorsque le volume passe de mille à un million d'unités. Pour ceux qui achètent des appareils IoT tiers, l’architecture de la puce apparaît rarement dans le catalogue – mais poser des questions est devenu plus facile, car la réponse RISC-V n’est plus rare. Pour ceux qui envisagent de diversifier leur chaîne d’approvisionnement, varier l’ISA réduit la concentration sans nécessiter votre propre infrastructure.